大数据采集风暴以DSP与以太网为阵营的实时数据征服者系统
随着测试技术的不断飞跃，低功耗、高效能的数字信号处理器（DSP）正逐渐取代传统的微控制器，在数据采集与处理系统中扮演关键角色。同时，以太网技术也在数据采集、测试和测量领域发挥越来越大的作用。本文将从硬件和软件两个方面详细介绍一种结合了DSP与以太网技术的创新性数据采集处理系统设计思路及其实现方法。
以太网时代：网络化数据采集新篇章
随着生产和科研领域对高效测试能力的日益增长，复杂的大型测试项目要求更快捷、更准确地获取和交换大量数据。在这种背景下，以太网技术提供了一种高效、灵活且成本较低的解决方案。通过采用TCP/IP协议栈，我们可以简化网络通信开发，使得网络自动化应用更加普及。而随着以太网接口与DSP微处理器价格持续下降，这两者直接融合于嵌入式系统中成为可能，从而进一步推动了现场总线替代方案，如图1所示。
硬件设计：C6000 DSP与MX98728EC一同舞动
该系统核心配置由TI公司TMS320C6000系列DSP中的TMS320C6211搭配10/100M自适应以太网控制芯片MX98728EC构成，主要包括ADC数据采集、DSP数模转换处理以及以太网接口三个部分，见图2。
C6000系列DSP：作为高性能数字信号处理器，其内置8个并行运行单元，可达2400MIPS级别，是1997年TI公司推出的新一代产品。
MX98728EC：一个单片10/100M快速以太网控制芯片，它不仅具有32位通用异步总线MHz速度，而且支持IEEE 802.3u协议，并提供丰富的片上寄存器，便于网络管理功能实现。
系统结构深度解析
(a) ADC数据采集部分：
CPLDl由DSP提供时钟信号，将扫描表SRAM地址供给。扫描表SRAM写入内容由DSP操作，而输出则用于选择模拟通道或增益设置。使用14位LTCl416ADC进行32路模拟信号选择放大后输入转换过程中，由定时器同步转换时钟。
(b) DSP数模转换部分：
输入14位ADC后的数字信号进入FIFO（乒乓结构）无间断流入至扩展Flash存储程序；另外扩展SRAM缓冲程序运行脱机模式时将Flash写入内部RAM。此外，还有CPLD2为FIFO读写控制并提供主控接口部分指令。
(c) 以太網接続部分：
主控芯片MX98728EC通过RJ45连接到物理层，并且扩展SRAM作为收发缓冲区；EEPROM保存MAC地址等初始化配置项。此外还有CPLD3译码地址，为主控芯片启用选项及复位信号等。
软件编程之美
C6000系列硬件资源为高性能奠定基础，但要充分利用这些资源及开发工具，使代码达到预期性能。在基于实时操作系统（如TI DSP/BIOS）的基础上，可以增加TCP/IP协议栈网络连接代码。这是编程重点关注的问题，因为硬件特性及以太網協議複雜性，本系統中的軟體編程是一个难点。
5 结语
实践证明，该基于DSP和以 太 网 的 数据 采 集 处 理 系 统 可 以 高 效 实 现 对 模 拟 信 号 采 集 与 处 理 功能。在此基础上，也可发展为基于嵌入式系统和以 太 网 的 网络 测 试 平 台 开 发 工 程 中 的 重 要 调试 工具，从而加速把以 太 网 集 成 到 测 试 和 采 集 器械 中 的 开 发 进 程。
